低介电常数材料或称low-K材料是当前半导体行业研究的热门话题。通过降低集成电路中使用的介电材料的介电常数，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等。低介电常数材料的研究是同高分子材料密切相关的。
传统半导体使用二氧化硅作为介电材料，氧化硅的介电常数约为4。真空的介电常数为1，干燥空气的介电常数接近于1。
介电常数接近空气的材料
我们常用的PCB介质是FR4材料的，相对空气的介电常数是4.2-4.7。这个介电常数是会随温度变化的，在0-70度的温度范围内，其最大变化范围可以达到20%。介电常数的变化会导致线路延时10%的变化，温度越高，介电常数越大，延时也越大。介电常数还会随信号频率变化，频率越高介电常数越小。100M以下可以用4.5计算板间电容以及延时。
2、一般的FR4材料的PCB板中内层信号的传输速度为180ps/inch(1inch=1000mil=2.54cm)。表层一般要视情况而定，一般介于140与170之间。
3、实际的电容可以简单等效为L、R、C串联，电容有一个谐振点，在高频时(超过这个谐振点)会呈现感性，电容的容值和工艺不同则这个谐振点不同，而且不同厂家生产的也会有很大差异。这个谐振点主要取决于等效串联电感。现在的比如一个100nF的贴片电容等效串联电感大概在0.5nH左右，ESR(等效串联电阻)
值为0.1欧，那么在24M左右时滤波效果最好，对交流阻抗为0.1欧。而一个1nF的贴片电容等效电感也为0.5nH(不同容值差异不太大)，ESR为0.01欧，会在200M左右有最好的滤波效果。为达好较好的滤波效果，我们使用不同容值的电容搭配组合。但是，由于等效串联电感与电容的作用，会在24M与200M之间有一个谐振点，在这个谐振点上有最大阻抗，比单个电容的阻抗还要大。这是我们不希望得到的结果。（在24M到200M这一段，小电容呈容性，大电容已经呈感性。两个电容并联已经相当于LC并联。两个电容的E SR值之和为这个LC回路的串阻。LC并联的话如果串阻为0，那么在谐振点上会有一个无穷大的阻抗，在这个点上有最差的滤波效果。这个串阻反倒会抑制这种并联谐振现象，从而降低LC谐振器在谐振点的阻抗）。为减轻这个影响，可以酌情使用ESR大些的电容。ESR相当于谐振网络里的串阻，可以降低Q值，从而使频率特性平坦一些。增大ESR会使整体阻抗趋于一致。低于24M的频段和高于200M的频段上，阻抗会增加，而在24M与200M频段内，阻抗会降低。所以也要综合考虑板子开关噪声的频带。国外的一些设计有的板子在大小电容并联的时候在小电容(680pF)上串几欧的电阻，很可能是出于这种考虑。(从上面的参数看，1nF的电容Q值是100nF电容Q值的10倍。由于手头没有来自厂商的具体等效串感和ESR的值，所以上面例
